RISC-V 的中断与异常

本文是我对阅读《手把手教你设计 CPU RISC-V 处理器》中断与异常相关章节的知识整理。本文的内容均以机器模式为例。

在学习 RISC-V 中断与异常的处理机制之前，我们需要先对这两个名词要有一个明确的理解。

中断与异常，站在处理器处理的过程来说，其实并没有区别。当中断与异常发生时，处理器的表现形式就是，暂停当前执行的程序，转而执行处理中断或异常的处理程序，处理完后视情况恢复执行之前被暂停的程序。

通常我们所理解的中断与异常都可以被统称为广义上的异常。

过程记录：编译一个 RISC-V opensbi

本文记录了作者编译 RISC-V opensbi 的过程。

过程记录：编译一个 RISC-V U-BOOT

本文记录了作者编译 RISC-V U-BOOT 的过程。

过程记录：编译一个 RISC-V QEMU

本文记录了作者编译 RISC-V QEMU 的过程。

过程记录：编译一个 RISC-V 工具链

本文记录了作者编译 RISC-V 工具链的过程。其实作为一个嵌入式软件攻城狮只需要使用芯片厂商提供的工具链就好了。但是生命在于折腾！

首先给大家看一下我的开发环境，电脑配置。15年的笔记本有点渣，整个编译过程共计耗时 70 分钟！

RISC-V 特权模式：机器模式

本文的内容主要是对 《riscv-privileged.pdf》Machine-Level ISA 章节的归纳与理解。

RISC-V 架构定义了 机器模式（machine mode）。这个模式是每一个标准 RISC-V 处理器必须要实现的模式。
并且这个模式是 RISC-V 架构中拥有最高权限的模式。机器模式可以访问所有其他模式下的控制状态寄存器 （CSR）。
机器模式具备拦截和处理异常的能力。

RISC-V 的 程序计数器 (PC) 和 通用寄存器 (X0)

本文比较短！

主要讲 RISC-V 的 PC 与 X0 为什么要这么设计，对比 arm 的优势是什么。
同时解答上一篇文章自己的疑问：为什么通用寄存器 X0 的值为常数 0 。

RISC-V 与 RT-Thread（K210 内核移植）

本文将会对 RT-Thread 系统底层内核的移植以及 RT-Thread 如何与 RISC-V 相结合进行分析。

RISC-V 指令集架构概览

本文是我阅读 RISC-V 相关文档的知识整理。尽管 RISC-V 的文档章节较少，只有两三百页，但要是从头到尾一页一页循序渐进的看，对我而言还是很费劲，所以我决定先只看每个章节的开头部分，做一个知识整理，先对 “RISC-V 是什么” 有一个宏观的认识，然后再理论联系实践进行每个章节的细读。出于这个目的，就有了以下概括性的内容。

RISC-V 特点

RISC-V 是加州大学伯克利分校研究人员于 2010 年开始研发的 ISA （指令集架构），它是开源免费的！RISC-V 的设计理念给人的感觉就是简单以及可扩展。

1. 简单体现在: RISC-V 的基础指令数目最少只需 40 多条。（主要是基础整数指令集。）
2. 可扩展体现在：在基础整数指令集的基础上，可以选择实现多种扩展模块。（M；A；F；D等扩展指令集模块。）

USB前言

USB 中文全称:通用串行总线,英文全称: Universal Serial Bus.

USB2.0 知识点

USB物理连接

USB2.0 通常使用四根线(D+,D-,Vbus,GND),其中 D+ D- 是差分信号线.Vbus 是电源线.GND 为地线.

差分信号可以有效抑制信号干扰,传输可靠性较好.

USB2.0设备的速度分为三种:低速(1.5Mbps);全速(12Mbps);高速(480Mbps).低速设备的识别通过在 D- 上拉一个1.5k 3.3 的电阻即可.全速设备的识别通过在 D+ 上拉一个 1.5k 3.3v 的电阻即可.高速设备的识别复杂一点,在 D+ 上拉 1.5k 3.3v 电阻的基础上,起初以全速设备进行握手交互,确认可以识别成高速设备,然后断开 1.5k 上拉电阻.